5月27日消息，在5月25日举行的2026国际电路与系统研讨会上，华为董事、半导体业务部总裁何庭波公布了“韬（τ）定律”。这被视为中国企业首次在全球半导体领域提出具有产业引领意义的新原则。
按照这一思路，华为在过去六年中已经完成38款芯片的设计并实现量产。何庭波还表示，预计到2031年，华为高端芯片的晶体管密度将达到相当于1.4纳米制程的水平。
在5月26日发布的一次专访中，何庭波进一步解释称，如果晶体管尺寸无法像过去那样持续缩小，计算性能要继续提升，就不能只盯着空间尺度，还必须从时间维度寻找突破。她提到，从晶体管、电路、芯片一直到数据中心，关键在于能否减少等待、传输、同步和计算过程中的时间消耗。
用更容易理解的话来说，这有点像把一座“平面城市”升级成“立体城市”，区域之间通过大量“电梯”直接连通，缩短到达路径，从而节省时间并提升整体性能。何庭波指出，逻辑折叠的关键不只是简单地“往上叠”，而是对信息传输路径进行重构，本质上是让整个系统更快完成任务。
报道还提到，2019年5月，在外部制裁压力出现后，何庭波曾通过内部公开信宣布芯片“备胎”转正。她透露，公司随后成立了“莫邪”工作小组。虽然名为“小组”，但实际上参与人数达到数万。她表示，这支团队历经七年持续攻关，付出了巨大努力，为战略突围提供了重要支撑。
“莫邪”这一名称，源自中国古代铸剑传说，也象征基础研发领域中长期投入、勇于奉献的精神。何庭波借此强调，芯片研发的突破并非一朝一夕，而是需要大量人员在长期高压环境下持续投入。
何庭波还透露，今年秋季将发布新一代麒麟芯片，这将是首款完整采用逻辑折叠技术的芯片。她表示，不能简单将其等同于2纳米，因为这项技术并不是用传统几何尺度来衡量的；但从性能、集成度以及晶体管密度等多个维度看，相比过去会带来“跳跃式”的提升。
她同时表示，未来5到10年，华为有信心沿着“韬（τ）定律”的路线持续前进，而且这条技术路径的优势会越来越明显。
据介绍，这款预计在2026年推出的麒麟芯片（正式名称尚未公布），相较传统2D设计，晶体管密度将提升53.5%，达到238 MTR/mm²；P核能效提升41%，峰值频率提升12.7%。
若按照“韬（τ）定律”的推进节奏，到2026年该芯片P核频率有望达到3.1GHz。结合此前披露的信息，若以麒麟9030 Pro的2.75GHz频率为参考，提升12.7%后，结果正好接近3.1GHz。
此外，随着频率和晶体管密度继续稳步提升，到2031年，相关芯片预计可达到400+ MTR/mm²的晶体管密度，以及5.0GHz主频。
