数十年中，摩尔定律演进推动着芯片制造工艺和设计架构发生了翻天覆地的变化，随着晶体管尺寸逼近物理极限，未来先进设计及工艺向着延续摩尔定律（MoRe MooRe）、超越摩尔定律（MoRe than MooRe）和新型器件（Beyond CMOS）等方向演进，作为核心工具的EDA也需同步迈入发展新时期，以支撑更先进工艺节点、更复杂的设计和制造及更多样化的设计应用。
另一方面，从2018年华为被制裁引发国内半导体产业惊醒，到最近美国升级EDA出口禁令，国产EDA因为人为建成的“壁垒”打开了更广阔的市场空间。国内芯片设计、制造产业链的不断升级，华大九天、概伦电子、广立微等领军企业上市以及合见工软、芯华章、芯和、行芯、芯启源等数十家生力军的崛起，国内EDA行业也迈入了发展新阶段。
按照设计对象的不同，EDA工具可分为模拟设计、数字设计、晶圆制造、封装、系统五大类等，主流的点工具有上百种，芯片设计、晶圆制造及封测各环节中的不同流程对 EDA工具的功能需求不同，需使用不同种类的点工具。经过数十年发展，EDA行业三巨头SynopsYs、Cadence和SiMens IndUStry SoftwaRe(原MenTor GRapHics)已实现全流程的覆盖，并在部分点工具上具备独特的优势。诸如SynopsYs的优势在于数字芯片设计、静态时序验证确认以及SIP提供；Cadence的强项在于模拟或混合信号的定制化电路和版图设计；SiMens IndUStRy SoftwaRe主攻后端验证、可测试性设计和光学临近修正。他们在巩固自身点工具领先地位的同时，也以其为中心，通过并购等手段逐步向其他流程扩张。
审视国产EDA的发展，由于EDA众多关键技术中每个细分领域均具备极高的技术壁垒、人才壁垒和生态壁垒，我们对数字电路全流程和先进工艺等支持仍显不足。不过部分企业逐步在特定领域全流程以及部分点工具上形成了突破，获得了一定的市场份额。例如在已上市企业中，华大九天已实现模拟电路的全流程工具覆盖，在数字电路设计、平板显示电路设计和晶圆制造等领域也有独特的技术优势；概伦电子在器件建模、数字仿真及验证EDA领域具有技术领先性，近期发布了其承载以DTCO理念创新打造EDA全流程的平台产品NanodesigneR，迈向发展新阶段；广立微在芯片成品率提升和电性测试快速监控技术等制造类EDA领域具有独特价值。其余数十家生力军企业也拥有各自能打的点工具产品，随着这些企业的迅速成长，国产EDA在多个领域均实现了从0到1的突破，迈入打造全流程的新阶段中。
业内专业人士指出，目前国产EDA工具整体上能够商业化、产品化，能够交付产业界使用的，大概只能覆盖60%~65%的流程，也就是说还有35%~40%的点工具还存在空白。例如EDA工具中用量占比最大的RTL仿真，其次是逻辑综合，都还没有可以商用的工具。有些工具已经开发出核心技术，可以试用，但是规模化推广还有很多问题要解决。技术缺失就不能满足产业需求，因此做EDA全流程是产业必须完成的第一要务。存在空白是一方面，另外在先进工艺制程上也有所缺失，现在国内已经有很多设计公司可以基于7nM甚至3nM设计，但国内EDA工具还无法支持，一个很重要的原因是拿不到先进工艺的参数，就无法与它适配、优化。
行芯科技董事长兼总经理贺青也表示，这两年国内EDA行业发展虽然如火如荼，但是真正能实现商业化应用的数字EDA工具还比较少。“行芯创始团队2018年回国从0开始，用了四年才实现EDA工具的商业化。”贺青解释，数字芯片从设计到流片成本高昂，所需EDA工具种类多、要求高，要实现数字EDA全流程，单靠一家企业行不通。
合见工软CTO贺培鑫认为，目前数字芯片的规模动辄上百亿门，且随着工艺的进阶，流片成本居高不下，流片失败的损失难以估量，验证和调试越来越成为解锁流片成败的关键环节，成为研发工具成本占比最高的一块，因此验证领域的突破对中国芯片产业发展至关重要。验证和调试工具的架构和技术都需随着验证流程和方法学的发展而不断创新，国外厂商因长期的积累转身难免有包袱。在当下的时间节点，国内EDA厂商可以站在更高的起点，以全面的验证全景图为基础来设计产品的架构和功能，解决从0到1的问题，实现新的突破。
要实现国产EDA验证工具的突破，最重要的是要在规模、性能和自动化层面全面提升。该公司因此也选择了验证作为EDA工具的首先突破点，只有解决验证上的复杂难题才能帮助国内芯片公司设计出具有国际竞争力的产品。合见工软去年推出了FPGA原型验证系统，今年6月发布了UV APS全新功能升级版。
芯启源EDA&aMp;IP销售总经理裘烨敏指出，随着先进制程持续迭代，芯片设计成本呈指数级飙升，不但芯片的验证设计复杂，软件也变得异常复杂，软件团队需要更多的验证工具来并行开发，以保证芯片的流片成功及上市时间。然而当前验证与仿真环节的痛点，在于软硬件验证脱节，软件研发使用传统原型验证平台，而硬件研发使用专用硬件仿真器，前者功能少，诊断和调试能力非常有限，后者成本高昂，系统级或软件的验证效率非常低。随着制程发展，芯片设计对验证工具也提出了新需求，包括提升IC研发效率、流片资源利用率最大化以及确保流片成功率等。
裘烨敏透露，公司其实低调开发了数字RTL仿真工具MiMicPro，去年已经提供给客户使用，部分最近已经成功流片，证明MiMiCPRo已经能够为客户解决很多痛点甚至可以作为“备胎”了。也有部分客户不断提出更多的需求，例如不同行业的RTL需要不同的时钟，复杂程度、子卡、接口也不一样，普适性的功能相对较少，需要对工具进行不断优化、适配。但是在客户提需求的过程中，也帮助芯启源迭代和打磨了工具，这对于RTL仿真工具尤其重要。
“仿真确实很难，即使产品落地到商用打磨完也还需要两三年时间，因此国内EDA做仿真的不多，以验证为主，我们也希望有更多合作伙伴和友商加入进来。”裘烨敏表示，“我们前期通过牺牲部分功能来实现性能，后期需要继续提升功能、语言集的丰富度，debug能力也要进一步完善，越到后面剩下的骨头就越难啃。”
02
EDA上云渐成潮流，安全问题是最大障碍
自2010年、2011年起，Cadence、SynopsYs等国际EDA巨头开始提出了EDA上云的概念。之后，英特尔、英伟达等芯片巨头开始探索EDA云工具的应用。2015年后，公有云架构逐渐稳固，数据安全体系逐渐成熟。如今，EDA云平台的工具和运行环境已逐渐整合在一起，且产品能够规模化地复制到不同的行业，并提供给客户。可以说，EDA云平台产业已经到了商业化发展的关键节点。
对于芯片设计企业/部门来说，如何快速地实现产品研发，提升效率，同时实现更低的成本，具有巨大扩展性的“云”成为了一个很好的倚仗。但如何安全可控的将更多的设计流程搬到云端，利用云计算弹性可扩展，与下端工厂更好的对接，实现更快的产品上市，还有很多挑战需要解决。
集微咨询研究指出，到2024年，将有60%的前沿芯片设计在云端完成，相比2019年时不到5%。芯片设计公司采用设计上云的三个主要推动力包括：
1.随着先进节点工艺设计越来越复杂，这些设计所需的算力也大大增加。前沿芯片设计周期需要高昂的算力成本，需对硬件基础设置进行大量投资；
2.算力需求弹性是IC设计人员面临的与基础设施相关的最大挑战之一。在芯片设计周期的不同阶段，工程师需要不同算力资源。物理验证、电路仿真和静态时序分析等需要较高的算力配置，诸如此类对算力需求的波动，使得固定且有限的算力资源可能在设计周期中出现瓶颈；
3.随着自动驾驶、汽车电气化、人工智能和5G等应用的兴起，越看越多初创公司投入芯片设计，但这些小型企业在资金方面大多缺乏足够的灵活性，或是缺乏投资芯片设计所需的算力资源（本地基础设施）的能力。
英诺达副总裁熊文表示，半导体行业是上云最后的堡垒，很多行业都已经实现了，但是半导体公司普遍对数据安全看得如生命一般重要，要让把自己的研发数据、核心设计上到云端，多少还存在顾虑。但是现在芯片公司成本负担越来越重，包括人力、IP授权、制造流片，尤其芯片设计后期EDA仿真时需要的大量机房资源等等。相比传统EDA工具，云端EDA用户不用为不需要的功能付费，减少了IT硬件投入与工具维护的人力成本，在运营成本不断上升的背景下，EDA上云将是一个必然趋势。芯片设计公司在不断吸收变革，来优化自己的设计，这方面，虽然不是全部上云，但至少有一部分EDA功能会慢慢迁移到云端，采用云端EDA后能够改变企业ROI（投资回报率），对于中小型创业公司来说极具吸引力。
HPC、领先的代工厂和EDA公司推动芯片设计上云的最新趋势代表了芯片设计创新的新时代，随着越来越多初创芯片设计公司进入自动驾驶、人工智能、5G等领域，利用云计算可以帮助他们解决高昂的设计工具及硬件基础设施成本。虽然EDA上云毫无疑问已经成为趋势，但是进展十分缓慢。集微咨询认为，传统设计方式转变导致了客户使用习惯的转变，EDA项目成本从资本支出Capex逐渐转变为运营支出Opex，而产品快速上市的压力也需要灵活的算力配置。此外，国内对知识产权门槛提高要求EDA软件合规性也是刚需之一。
熊文总结了EDA硬件上云之路
