11月30日消息 摩尔定律还没有结束。日媒报道，由于新型冠状病毒的传播，近期日本ITF于11月18日在日本东京举行了网上发布会。
IMEC公司首席执行官兼总裁LUC Van den hOVe首先发表了主题演讲，介绍了公司研究概况，他强调通过与ASML公司紧密合作，将下一代高分辨率EUV光刻技术&Mdash;&Mdash;高NA EUV光刻技术商业化。IMEC公司强调，将继续把工艺规模缩小到1nM及以下。
包括日本在内的许多半导体公司相继退出了工艺小型化，声称摩尔定律已经走到了尽头，或者说成本太高，无利可图。
IT之家获悉，在日本众多光刻工具厂商纷纷退出EUV光刻开发阶段的同时，半导体研究机构IMEC和ASML一直在合作开发EUV光刻技术，而EUV光刻技术对于超细鳞片来说至关重要。
IMEC发布低至1nM及以上的逻辑器件路线图
在ITF Japan 2020上，IMEC提出了3nM、2nM、1.5nM以及1nM以下的逻辑器件小型化路线图。
▲IMEC的逻辑器件小型化路线图
上行技术节点名称下标注的PP为多晶硅互连线的节距（nM），MP为精细金属的布线节距（nM）。需要注意的是，过去的技术节点指的是最小加工尺寸或栅极长度，现在只是“标签&Rdquo;，并不指某一位置的物理长度。
这里介绍的结构和材料，如BPR、CFET和使用二维材料的通道等，已经单独发表。
EUV的高NA对进一步小型化至关重要
据台积电和三星电子介绍，从7nM工艺开始，部分工艺已经推出了NA=0.33的EUV光刻设备，5nM工艺也实现了频率的提高，但对于2nM以后的超精细工艺，需要实现更高的分辨率和更高的光刻设备NA（NA=0.55）。
▲符合逻辑器件工艺小型化的EUV光刻系统技术路线图
据IMEC介绍，ASML已经完成了作为NXE:5000系列的高NA EUV曝光系统的基本设计，但商业化计划在2022年左右。这套下一代系统将因其巨大的光学系统而变得非常高大，很有可能顶在传统洁净室的天花板下。
▲当前EUV光刻系统（NA=0.33）（正面）与下一代高NA EUV光刻系统（NA=0.55）（背面）的尺寸比较。
ASML过去一直与IMEC紧密合作开发光刻技术，但为了开发使用高NA EUV光刻工具的光刻工艺，在IMEC的园区里成立了新的“IMEC-ASML高NA EUV实验室&Rdquo;，以促进共同开发和开发使用高NA EUV光刻工具的光刻工艺。该公司还计划与材料供应商合作开发掩模和抗蚀剂。
Van den hOVe最后表示：“逻辑器件工艺小型化的目的是降低功耗、提高性能、减少面积、降低成本，也就是通常所说的PPAC。除了这四个目标外，随着小型化向3nM、2nM、1.5nM，甚至超越1nM，达到亚1nM，我们将努力实现环境友好、适合可持续发展社会的微处理器。&Rdquo;他表示，将继续致力于工艺小型化，表现出了极大的热情。
▲强调PPAC-E，在传统PPAC的基础上增加了E（环境）的工艺小型化。