下一代 HBM 开发，面向高性能端侧 AI 手机
下一代 HBMs 的开发正聚焦面向高性能端侧 AI 的智能手机领域。行业消息显示，三星正推进多层堆叠 FOWLP（Multi Stacked FOWLP）封装技术，以提升移动设备中的算力密度与能效，满足端侧 AI 的需求。
据悉，三星的目标是在移动设备上实现更高的带宽和更大的输入输出容量，并通过高密度封装提升整机的性能。为此，计划在芯片制造流程中先进行模塑，再将布线扩展到外围，并通过铜柱来提供支撑，防止变形与提升整体结构强度。
如果这套方案成功验证，理论上可在相同面积内带来带宽和 IO 的显著提升，预计带宽提升和 IO 容量的增加约在 15-30% 区间，并允许在有限的芯片空间内塞入更多 IO 接口。
不过，当铜柱直径较小时，容易出现弯曲、断裂等稳定性问题，因此三星选择以 FOWLP 技术作为补强。先对芯片进行模塑，随后将布线向外扩展，同时承担铜柱的支撑作用，防止变形与热膨胀。
目前 LPDDR 等主流内存仍以引线键合等技术为主，IO 数量受限、信号损耗较大、散热效率不足，难以直接照搬现有方案。行业内部普遍认为三星最快会在 Exynos 平台的新一代版本上率先应用这项方案，并逐步落地到手机、平板等移动设备。
